Task 1: Tìm hiểu các sự cố liên quan đến nguồn và thiết kế mạch bảo vệ


Giới thiệu Raspberry Pi Pico 2 (RP2350)

Raspberry Pi Pico 2 là phiên bản nâng cấp của dòng vi điều khiển Pico, sử dụng chip **RP2350** – thế hệ kế tiếp của RP2040 do Raspberry Pi tự thiết kế.

- **Vi điều khiển RP2350**: kế thừa RP2040 nhưng mạnh mẽ hơn, hỗ trợ nhiều kiến trúc lệnh và hiệu năng cao hơn.
- **CPU lõi kép**: hỗ trợ **Arm Cortex-M33** và **RISC-V** (tương thích song song), tốc độ xung nhịp lên đến **150 MHz**, cho hiệu suất vượt trội so với Pico đời đầu.
- **Bộ nhớ trong**: 520 KB SRAM.
- **Bộ nhớ ngoài**: 4 MB Flash (QSPI), có thể mở rộng.
- **Kết nối**:
- USB 1.1 (Device & Host).
- Bộ điều khiển SPI, I²C, UART, PWM, ADC, PIO (Programmable I/O).
- **Chức năng nâng cao**:
- Bộ tăng tốc số học (crypto accelerator, FFT).
- Hỗ trợ AI/ML nhúng cơ bản.
- Nâng cao khả năng xử lý tín hiệu và giao tiếp.
- **Tương thích**: Vẫn giữ nguyên form factor và chân cắm với Raspberry Pi Pico đời đầu ⇒ dễ dàng thay thế trong các dự án cũ.
- **Nguồn cấp**: 1.8–5.5V, tiêu thụ năng lượng thấp, hỗ trợ chế độ ngủ (sleep/hibernation).

👉 Pico 2 với RP2350 phù hợp cho cả người mới bắt đầu học lập trình vi điều khiển lẫn các ứng dụng nhúng nâng cao: IoT, robot, điều khiển công nghiệp, thiết bị AI nhỏ gọn.

Trang chủ nhà sản xuất và hướng dẫn sử dụng.



1. Các vấn đề liên quan đến cấp nguồn cho vi xử lý Raspberry Pi Pico 2 (RP2350)

   Điện áp hoạt động chuẩn: Vi điều khiển Raspberry Pi Pico (RP2350) hoạt động ở mức logic chuẩn **3,3 V TTL/CMOS**.

   Nguồn cấp hệ thống: Hệ thống được cấp nguồn qua cổng USB (USB-CDC Virtual COM) hoặc qua các chân nguồn của board.

   Nguồn cấp cho tầng phụ trợ: Đường nguồn **3.3V** và **GND** từ Raspberry Pi Pico được trích ra để cấp nguồn cho tầng mạch bảo vệ phụ trợ, bao gồm IC đệm ba trạng thái **SN74HC245** và mạng điện trở định mức. Đồng thời, một tụ điện **10 µF** được bố trí để lọc nguồn ổn định.

   Nguy cơ từ chân GPIO trần: Các chân GPIO của vi xử lý rất nhạy cảm với quá áp, dòng rò hoặc phóng tĩnh điện (ESD); nếu nối trực tiếp với nguồn ngoài hoặc tín hiệu không kiểm soát có thể làm hỏng vi điều khiển.

2. Vấn đề xử lý các tín hiệu đo có điện áp/biên độ quá lớn (Mạch bảo vệ đầu vào)

   Khi làm thiết bị đo lường (như Logic Analyzer), các kênh đo phải tiếp xúc trực tiếp với thiết bị cần kiểm thử (DUT), nơi điện áp hoặc xung nhiễu có thể vượt quá ngưỡng an toàn của vi điều khiển.

   a. Yêu cầu chịu đựng quá áp của thiết bị đo

   Mạch bảo vệ đầu vào bắt buộc phải đáp ứng các chỉ tiêu an toàn tối thiểu:

   Điện áp DC liên tục: Chịu được tối thiểu **12 V** cấp vào liên tục.

   Xung quá áp đơn lẻ: Chịu được xung vuông đơn lẻ lên tới **200 V** với độ rộng xung đến **1 ms**.

   Toàn vẹn tín hiệu: Mạch bảo vệ không được làm tín hiệu/xung vuông bị méo dạng đến mức không thể nhận dạng từ tần số thấp nhất đến cao nhất.

   b. Giải pháp mạch bảo vệ đầu vào thụ động

   Tham khảo

   Để giải quyết vấn đề tín hiệu quá lớn, hệ thống triển khai tầng bảo vệ gồm 3 thành phần phối hợp:

   Điện trở nối tiếp 220 Ω: Có nhiệm vụ **giới hạn dòng điện** chảy vào chân vi xử lý khi tín hiệu vượt ngưỡng. Điện trở này phối hợp với các **diode kẹp nội (clamp diode)** có sẵn bên trong vi điều khiển RP2350 để ghim điện áp về dải an toàn 3,3 V.

Điện trở kéo 33 kΩ (kéo xuống GND hoặc kéo lên 3,3 V): Xác lập mức logic mặc định khi đầu vào để hở (chống trôi chân gây nhiễu) và tạo trở kháng vào ổn định.

IC đệm ba trạng thái SN74HC245: Đóng vai trò "tuyến phòng thủ" cách ly điện giữa mạch đo và vi điều khiển, định mức logic đầu vào về đúng chuẩn 3,3 V của RP2350. IC này chịu dòng và điện áp tốt hơn nhiều so với các chân GPIO trần.


c. Hạn chế và hướng nâng cấp cho tín hiệu xung lớn

Mạch bảo vệ thụ động (220 Ω + SN74HC245) chi phí thấp này chỉ đủ an toàn cho các tín hiệu logic **3,3 V – 5 V TTL/CMOS** thông dụng trong phòng thí nghiệm.

Đối với các tín hiệu có điện áp rất cao hoặc xung năng lượng lớn, tầng bảo vệ thụ động chưa đủ đáp ứng. Hướng phát triển nâng cấp là bổ sung thêm **diode TVS hoặc diode clamp chuyên dụng** để mở rộng dải điện áp chịu đựng và tăng khả năng chống xung.

4.2.2. Tầng bảo vệ đầu vào

Hình 4.5. Sơ đồ nguyên lý tầng bảo vệ đầu vào (một kênh điển hình)



Hình 4.2. *Sơ đồ nguyên lý tầng bảo vệ đầu vào (một kênh điển hình).*

Mỗi kênh đo được bảo vệ bằng ba thành phần thụ động phối hợp (Hình 4.2):

Điện trở nối tiếp 220Ω **:** Có nhiệm vụ giới hạn dòng điện chảy vào mạch khi tín hiệu đầu vào vượt ngưỡng cho phép, phối hợp với các diode kẹp nội bộ (clamp diodes) sẵn có để ghim điện áp về dải an toàn.

Điện trở kéo xuống $33k\Omega$ **(nối xuống GND):** Giúp xác lập mức logic thấp mặc định khi đầu vào bị để hở, qua đó ngăn chặn hiện tượng chân tín hiệu bị trôi trạng thái (floating) gây phát sinh nhiễu, đồng thời tạo ra trở kháng vào ổn định. (Lưu ý: trong hệ thống thực tế, một số điện trở này sẽ được nối lên mức $3.3V$ để phục vụ các đường truyền thông vốn nghỉ ở mức cao như I2C hoặc UART).

IC đệm ba trạng thái SN74HC245: Đóng vai trò cách ly về điện giữa mạch đo bên ngoài và vi điều khiển trung tâm, đồng thời định mức tín hiệu đầu vào về đúng chuẩn logic TTL/CMOS $3.3V$ tương thích với RP2350. Linh kiện này chịu đựng các tác động điện tốt hơn chân GPIO trần, đóng vai trò là tuyến phòng thủ đầu tiên bảo vệ vi điều khiển.

Điểm đạt được: Mạch hoạt động rất tốt đối với các tín hiệu logic thông thường trong dải TTL/CMOS (3.3V - 5V), giúp chống trôi chân (floating) và giữ cho dạng sóng không bị méo ở dải tần số 10–20 MS/s trong các thí nghiệm bình thường.

Điểm chưa đạt (Vi phạm giới hạn đề bài):

- **Không chịu được 12V DC liên tục:** Nếu đưa 12V DC vào liên tục, dòng điện chạy qua điện trở 220Ω và đâm vào diode kẹp bên trong IC SN74HC245 sẽ vượt ngưỡng cho phép (thường diode nội chỉ chịu được tối đa khoảng $20mA$). Hậu quả là làm quá nhiệt, cháy IC đệm hoặc đẩy điện áp làm dâng nguồn 3.3V của hệ thống.
- **Không chịu được xung 200V / 1ms:** Một xung năng lượng cao 200V kéo dài tới 1 ms sẽ sinh ra công suất tiêu tán khổng lồ trên điện trở 220Ω và đánh thủng lớp cách điện của IC SN74HC245, phá hủy hoàn toàn phần cứng.

Quay lại yêu cầu Phải có mạch bảo vệ đầu vào cho LA với khả năng bảo vệ tối thiểu là 12 V đối với điện áp một chiều cấp vào liên tục và 200 V đối với một xung xuông đơn lẻ có độ rộng đến 1 ms.

êu chí so sánh	**Phương án 0: Hybrid 2 Tầng (File Word) DOCX**	**Phương án 1: Chia áp 10:110:110:1 + Comparator**	**Phương án 2: Digital Isolator**	**Phương án 3: Depletion MOSFET**
Độ an toàn cho RP2350	Rất cao (kẹp $3.7V$)	Rất cao	**Cực cao (Cách ly 100%)**	Rất cao

Đáp ứng tần số $10 - 20M$	Tốt (Cần Low-Cap TVS)	**Cực tốt (Nhờ bù C_1, C_2)**	Khá ($10 - 25Mbps$)	Tốt
Trở kháng đầu vào	Trung bình (940Ω)	**Rất cao ($1M\Omega$)**	Thấp ($1 - 2k\Omega$)	Cao
Độ dễ kiếm linh kiện	**Dễ mua nhất**	Trung bình (Cần Comparator nhanh)	Trung bình	Khó mua MOSFET
Độ phức tạp thi công	Dễ nhất	Cần chỉnh tụ bù C_1, C_2	Cần nguồn riêng cho cách ly	Dễ

Kiến trúc đề xuất:

Mạch bảo vệ 1 kênh , tín hiệu đầu vào

Topology được chọn: R1 → TVS → R2 → Kẹp thứ cấp → Buffer Schmitt-trigger



Khối	Chức năng và cách đáp ứng yêu cầu

R1 – Điện trở nối tiếp đầu vào	Giới hạn dòng điện đi vào TVS khi xuất hiện quá áp; phối hợp với TVS để giảm dòng xung truyền đến các tầng phía sau. Giá trị điện trở, khả năng chịu điện áp và năng lượng xung phải được tính toán dựa trên trở kháng nguồn và dạng xung thực tế.
TVS hai chiều (Bidirectional TVS)	Kẹp các xung quá áp dương và âm, giúp hạn chế điện áp xung tại đầu vào mạch bảo vệ. Cần chọn điện áp làm việc liên tục V_{RWM} phù hợp với yêu cầu chịu $12V$ DC, đồng thời bảo đảm điện áp kẹp và năng lượng xung nằm trong giới hạn của các linh kiện phía sau.
R2 – Điện trở giới hạn dòng tầng hai	Hạn chế dòng đi vào mạch kẹp thứ cấp và đầu vào buffer khi điện áp dư vẫn còn sau tầng TVS. Giá trị R2 cần cân bằng giữa khả năng bảo vệ, dòng kẹp và độ méo tín hiệu do điện trở kết hợp với điện dung đầu vào.
Secondary Clamp – Mạch kẹp thứ cấp	Giới hạn điện áp dư tại đầu vào buffer trong phạm vi an toàn. Có thể sử dụng diode Schottky hoặc giải pháp kẹp phù hợp, nhưng phải kiểm tra điện áp kẹp thực tế, dòng xung, dòng rò và đường dòng khi diode dẫn. Không được để điện áp hoặc dòng vượt giới hạn cho phép của buffer.
SN74LVC1G17 – Buffer Schmitt-trigger	Tái tạo tín hiệu logic với ngưỡng chuyển mạch có độ trễ, giúp tăng khả năng chống nhiễu và tạo cạnh logic rõ hơn khi tín hiệu đầu vào biến thiên chậm hoặc nhiễu. IC có đầu vào chịu điện áp đến $5.5V$ theo thông số của TI và có thể hoạt động ở nguồn $3.3V$. Tuy nhiên, IC không thay thế các tầng bảo vệ quá áp và không bảo đảm phục hồi những xung đã bị mất hoặc méo nghiêm trọng.